Papers
Number of the published data : 41
No. Publishing type Authorship Title Author Journal Publisher Volume/issue/page Publication date ISSN DOI URL Summary
1 Research paper (research society, symposium materials, etc.)
Joint
Development of Experimental Robot and Laboratory Curriculum for Education of Embedded Technology and Network Technology
Akira Kojima, Naoki Ishikawa, Hideyuki Ichihara, Hiroyuki, Inoue, Ohta Tomoyuki, Hiroyasu Obata, Atsushi Kubota, Koichi Shin, Chisa Takano, Shinobu Nagayama
情報処理学会 第80回全国大会講演論文集

4, 373-374
2018/03/13




2 Research paper (international conference proceedings)
Joint
Consideration of Online Learning of Radial Basis Function Network for Engine Control and Acceleration using FPGA
Yohei Nose, Akira Kojima, Tetsuo Hironaka
Proceedings of the 32nd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2017)

696-699
2017/07/02




3 Research paper (international conference proceedings)
Only
Trax Player Implementation on FPGA using High Level Synthesis Tool
Akira Kojima
2016 International Conference on Field-Programmable Technology (FPT)
IEEE
323-326
2016/12/09




4 Research paper (international conference proceedings)
Only
An Implementation of Trax player using programmable SoC
Akira Kojima
2015 International Conference on Field-Programmable Technology (FPT)
IEEE
268-271
2015/12/07




5 Research paper (international conference proceedings)
Only
FPGA Implementation of Blokus Duo Player using Hardware/Software Co-Design
Akira Kojima
2014 International Conference on Field-Programmable Technology (FPT)
IEEE
378-381
2014/12/10




6 Research paper (research society, symposium materials, etc.)
Joint
GPGPUによるエンジン吸排気管シミュレーションの高速化手法の検討
Taisuke Yamamoto, Akira Kojima, Tetsuo Hironaka
HISS 16th

B/ 55
2014/11/05




7 Research paper (research society, symposium materials, etc.)
Joint
音波による三次元空間イメージングの高速化の検討
Keiko Oda, Akira Kojima, Kazuya Tanigawa, Tetsuo Hironaka
電子情報通信学会技術研究報告, RECONF2014-30

114/ 223, 75-80
2014/09/11




8 Research paper (research society, symposium materials, etc.)

プロセッサ設計コンテスト提出データの概要
児島彰
研究報告計算機アーキテクチャ(ARC) 2014-ARC-208(13), 1-2

2014-ARC-208(13), 1-2
2014/01/16




9 Research paper (international conference proceedings)
Only
An implementation of Blokus Duo player on FPGA
Akira Kojima
2013 International Conference on Field-Programmable Technology (FPT)
IEEE
506-509
2013/12/09
978-1-4799-2199-7
10.1109/FPT.2013.6718429
URL

10 Research paper (research society, symposium materials, etc.)
Joint
Evaluation of Reconfigurable Computer System using Application of Parliamentary System
梶山 恭弘 , 児島 彰 , 弘中 哲夫
電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム 111(218), 37-42, 2011-09-19

111/ 218, 37-42
2011/09/09




11 Research paper (research society, symposium materials, etc.)
Joint
OS Functions for a Distributed FPGA Cluster System using Ethernet
Akira Kojima, Takahiro Kajiyama, Tetsuo Hironaka
電子情報通信学会技術研究報告, RECONF2010-40

110/ 319, 7-12
2010/11/30




12 Research paper (research society, symposium materials, etc.)
Joint
Evaluation using Multiple Different Applications of OS for an FPGA-based Reconfigurable System
Akira Kojima, Kazuya Tokunaga, Tetsuo Hironaka
電子情報通信学会技術研究報告
RECONF 2010-05-RECONF

75-80
2010/05/14




13 Research paper (research society, symposium materials, etc.)
Joint
リコンフィギャラブルシステム用OS「RC-OS」のアプリケーションを用いた性能評価
Kazuya Tokunaga, Akira Kojima, Tetsuo Hironaka
電子情報通信学会技術研究報告
RECONF2009-57

109/ 395, 19-24
2010/01/26




14 Research paper (international conference proceedings)
Joint
OS Functions for a Distributed FPGA Cluster System
KOJIMA Akira, TOKUNAGA Kazuya, HIRONAKA Tetsuo
ITC-CSCC 2009 Proceeding

565-568
2009/07




15 Research paper (research society, symposium materials, etc.)
Joint
An Implementation of Operating System Functions for a Distributed FPGA Cluster System
KOJIMA Akira, TOKUNAGA Kazuya, HIRONAKA Tetsuo
The Institute of Electronics, Information and Communication Engineers

108/ 220, 39-44
2008/09




16 Research paper (international conference proceedings)
Joint
Development and Implementation of OS Functions for a Computer System having FPGA Devices as Reconfigurable Resources
Tokunaga Kazuya, Kojima Akira, Hironaka Tetsuo
Proceedings of the ITC-CSCC 2008

141-144
2008/07




17 Research paper (research society, symposium materials, etc.)
Joint
Implementation and Evaluation of OS Functions for a Computer System Having FPGA Devices
Kazuya TOKUNAGA, Akira KOJIMA, and Tetsuo HIRONAKA
電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム,RECONF2008-17

108/ 48, 95-100
2008/05




18 Research paper (research society, symposium materials, etc.)
Joint
A Compiler Aimed Fast Compilation and High Quality Mapping
for Dynamic Recon gurable Processor based on VLIW model
HADA Ryuji, UCHIDA Takuro, TANIGAWA Kazuya, KOJIMA Akira, HIRONAKA Tetsuo
第9回 IEEE 広島支部 学生シンポジウム 論文集

d/ 17
2007/11




19 Research paper (research society, symposium materials, etc.)
Joint
複数の再構成可能ハードウェアを管理するOSの開発
徳永和也,児島彰,弘中哲夫
第9回 IEEE 広島支部 学生シンポジウム 論文集

d/ 15
2007/11




20 Research paper (research society, symposium materials, etc.)
Joint
An Implementation of Operating System Functions for a Reconfigurable System
KOJIMA Akira,TOKUNAGA Kazuya,HIRONAKA Tetsuo
IEICE technical report

107/ 342, 13-18
2007/11




21 Research paper (international conference proceedings)
Joint
A Reconfigurable Processor 'PARS' and its Compiler
Kazuya Tanigawa, Ryuji Hada, Tetsuo Hironaka and Akira Kojima
Workshop on Innovative Archi-tecture for Future Generation High-Performance Processors and Systems(IWIA'07)


2007/01




22 Research paper (research society, symposium materials, etc.)
Joint
再構成型PARS アーキテクチャ用コンパイラによるレジスタ不足回避手法の提案と評価
羽田隆二,高尾泰弘,谷川一哉,児島彰,弘中哲夫
第8回 IEEE 広島支部 学生シンポジウム 論文集

231-234
2006/11




23 Research paper (international conference proceedings)
Joint
A Backend Compiler for a Coarse Grain
Reconfigurable Architecture
Akira Kojima, Kazuya Tanigawa, Ryuji Hada, Takeshi Fukuda, Tetsuo Hironaka
International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA), 2006


2006/01




24 Research paper (research society, symposium materials, etc.)
Joint
再構成型PARS アーキテクチャのための下流系コンパイラによる配置配線処理を考慮したコードスケジューリング
羽田隆二,竹内健,福田健,谷川一哉,児島彰,弘中哲夫
電子情報通信学会技術報告,RECONF2005-13

105/ 42, 73-78
2005




25 Research paper (research society, symposium materials, etc.)
Joint
再構成型PARSアーキテクチャのための下流系コンパイラによる配置配線処理
羽田隆二・福田 健・谷川一哉・児島 彰・弘中哲夫
信学技報, RECONF2005-30

105/ 287, 73-78
2005/09




26 Research paper (research society, symposium materials, etc.)
Joint
再構成型アーキテクチャ用のOS機能とプログラミングモデル
児島 彰・弘中哲夫
信学技報, RECONF2005-31

105/ 287, 7-12
2005/09




27 Research paper (research society, symposium materials, etc.)
Joint
PARSアーキテクチャ用バックエンドコンパイラの実装とその改良
福田 健,後藤 義人,谷川 一哉,弘中 哲夫,児島 彰
第4回リコンフィギャラブルシステム研究会論文集

159-166
2004/09




28 Research paper (research society, symposium materials, etc.)
Joint
再構成アーキテクチャの資源管理
児島 彰,福田 健,後藤 義人,谷川 一哉,弘中 哲夫
第4回リコンフィギャラブルシステム研究会論文集,

pp.181-
2004/09




29 Research paper (research society, symposium materials, etc.)
Joint
PARSアーキテクチャにおけるレジスタマッピング手法の評価
後藤 義人,谷川 一哉,弘中 哲夫,児島 彰,橋本 大輔
第2回リコンフィギャラブルシステム研究会論文集

46-52
2003/11




30 Research paper (research society, symposium materials, etc.)
Joint
バイナリ互換性を持つ粗粒度再構成型アーキテクチャの詳細設計
長山 賀与,谷川 一哉,弘中 哲夫,児島 彰,橋本 大輔
第1回リコンフィギャラブルシステム研究会論文集

111-118
2003/09




31 Research paper (research society, symposium materials, etc.)
Joint
粗粒度再構成型{PARS}アーキテクチャのためのバックエンドコンパイラの実装及び評価
後藤 義人,谷川 一哉,弘中 哲夫,児島 彰,橋本 大輔
第1回リコンフィギャラブルシステム研究会論文集

103-110
2003/09




32 Research paper (research society, symposium materials, etc.)
Joint
再構成情報圧縮機構を備えた粗粒度再構成型アーキテクチャ
川崎 貴之,谷川 一哉,弘中 哲夫,児島 彰
第1回リコンフィギャラブルシステム研究会論文集

95-102
2003/09




33 Research paper (scientific journal)
Joint
PARS Architecture: A Reconfigurable Architecture with Generalized Execution Model --- Design and Implementation of its Prototype Processor
K. Tanigawa, T. Hironaka, A. Kojima, and N. Yoshida
IEICE Trans. on Information and Systems

vol.E86-D/ 5, 830-840
2003/05




34 Research paper (research society, symposium materials, etc.)
Joint
バイナリ互換性を持つ粗粒度再構成型アーキテクチャの提案

情報処理学会研究報告

2002-ARC-149, 25-30
2002




35 Research paper (research society, symposium materials, etc.)
Joint
粗粒度再構成型PARSアーキテクチャのためのコンパイラ
後藤義人、谷川一哉、児島彰、弘中哲夫
情報処理学会研究報告

2002-ARC-149, 31-36
2002




36 Research paper (international conference proceedings)
Joint
A Generalized Execution Model for Programming on Reconfigurable Architectures and an Architecture Supporting the Model
Kazuya TanigawaTetsuo HironakaAkira KojimaNoriyoshi Yoshida
Conference on Field Programmable Logic and Applications

434-443
2002/08/16




37 Research paper (research society, symposium materials, etc.)
Joint
PARSアーキテクチャの詳細設計に関する一考察

情報処理学会研究報告

2001-ARC-144, 31-36
2001




38 Research paper (scientific journal)
Joint
Estimation of Doacross Loops with Synchonization Costs and Experiments on Parallel Computers

INFORMATION

2(4), 479-491
1999




39 Research paper (international conference proceedings)
Joint
Hash Parallel and Label Parallel Routing for High Performance Multicast Router with Fine Grain QoS Control
M. Ohta, M. Sora., K. Fujikawa, A. Kojima, H. Fukumoi, Y. Muraoka
Proc. of IWS99

13-16
1999/02




40 Research paper (research society, symposium materials, etc.)
Joint
FPGA を使った RISC アーキテクチャ実験教育
児島 彰, 上土井 陽子, 川端 英之, 越智 裕之
第6回 FPGA/PLD Design Conference & Exhibit, Conference 予稿集

223-230
1998/06




41 Research paper (research society, symposium materials, etc.)
Joint
複数分岐での投機的実行の有効性
児島 彰 , 弘中 哲夫 , 高山 毅 , 藤野 清次
情処研報, 97-ARC-123

55-60
1997/03