日本語
Hiroshima City University 
Graduate School of Information Sciences 
Dept. of Computer and Network Engineering 

Professor 
Hironaka, Tetsuo 

Fax.082-830-1792  
My website is here.  

Profile
Tetsuo Hironaka received his B.E. degree from Yamaguchi University in 1988 and received his M.S. and Ph.D. degrees in Engineering from Kyushu University in 1990 and 1993, respectively. From 1993 to 1994, he served as a Research Associate in Kyushu University. From 1994 to 2006, he was an Associate Professor at Hiroshima City University. Since 2006, He has been a Professor at the Computer Architecture lab., Hiroshima City University. His research interests are in the areas of reconfigurable architecture, parallel processing architecture and system software. 

Career
Professor of Department of Computer and Network Engineering, Graduate School of Information Sciences, Hiroshima City University  2007/04/01-Present 
Professor of Department of Computer Engineering, Faculty of Information Sciences, Hiroshima City University  2006/10/01-2007/03/31 
Associate Professor of Department of Computer Engineering, Faculty of Information Sciences, Hiroshima City University  1994/04/01-2006/09/30 
Research Associate of Department of Information Engineering, Faculty of Engineering, Kyushu University  1993/04/01-1994/03/31 

Academic background
Yamaguchi University  Faculty of Engineering  Department of Electric Engineering  1988/03  Graduated 
Kyushu University  Graduate School, Division of Integrated Science and Engineering  Information system  Doctor course  1990/03  Completed 
Kyushu University  Graduate School, Division of Integrated Science and Engineering  Information system  Doctor course  1993/03  Withdrawn after completion of required course credits 

Academic degrees
Bachelor of Engineering  Yamaguchi University  1988/03 
Master of Engineering  Kyushu University  1990/03 
Ph.D.  Kyushu University  1993/07 

Current state of research and teaching activities
We study the methods to increase the performance of a computer system, while on the same time keeping it easy to use and reliable. In our laboratory we are working on these theme from both sides, from the hardware and software sides, to seek the breakthrough for the new computer architecture. 
Evaluation of the developed device Developed reconfigurable device SePLD
Evaluation of the developed device Developed reconfigurable device SePLD
Demo using Developed Hard & Soft LSI with University’s Emblem
Demo using Developed Hard & Soft LSI with University’s Emblem

Research Areas
Computer Architecture 
Reconfigurable systems 
Computer system 
Software 

Research keywords
Computer Architecture 
Reconfigurable Computing 
Reconfigurable Processor 
Multiprocessor 
Parallel Processing 
VLSI Architecture 

Subject of research
Memory-LSI Working as Reconfigurable Device  近年リコンフィギャラブルデバイスとしてFPGAが広く使用されている。FPGAはLUTで構成され、様々な演算回路を構成することが可能である。ここでLUTはSRAMで構成されているが、それぞれのSRAMをメモリとして使用することはできない。そこで本研究では、LUTを用いて論理回路を構成するFPGAとして使用できるだけでなく、LUT内部のS RAMを全てメモリとして使用できるメモリLSIの実現方法を研究開発する。  2005-2014 
Research of arithmetic units with high area operation performance efficiency  現在の汎用CPUやDSPを用いた計算システムではチップ面積あたりの演算性能が低く,よりコンパクトなLSIで高い演算性能を実現する用途には向かない.そこで,従来と異なり方式を用いることでチップ面積あたりの演算性能が高い大規模数値計算向きのLSIアーキテクチャ用計算方式を研究開発する.  2006-2012 
A study of a signal processing method for measurement control boards  計測制御ボードに搭載することを目指したコンパクトな信号処理方式の研究  2007-2008 
Study on Reconfigurable Computing  計算を行いたいアプリケーションが要求する演算器ネットワークをリアルタイムに動的に実現することで,省電力かつ高性能なアプリケーション実行が可能になる.本研究ではこれを実現するリコンフィグプロセッサアーキテクチャの研究を行う.  2007-2010 
Research and development of OS for Reconfigurable Processors Systems  FPGA など再構成可能なデバイスを,プログラマブルな資源としてコンピュータシステムに組み込んで利用する研究開発が行われるようになってきている.そのようなリコンフィギャラブルシステム(RC システム) は,HW/SW 協調設計型のプログラムの実行を可能としている.我々は,ユーザに提供する利用環境を整備し,RC システム全体の利用効率向上を目指して,RC システム上に搭載するOS の研究を行っている.  2007-2012 
Development of desktop ASIC production environment utilizing MPLD  Research and development of a method for mid-scale volume production, for ASIC with processing ability for a particular purpose. The research and development consists of two elements, one is the research and development of system software that generates configuration information for MPLD, from hardware description language (HDL). And the other is the research and development of non-volatile MPLD, by applying phase-change memory technology to the configuration memory of MPLD. With these two researches, we create an environment that circuit design engineer can design and manufacture non-volatile MPLD on the desktop that can be used as ASICs.  2011-2012 
Research and development of desktop ASIC production system and non-volatile reconfigurable device MPLD-E using a phase change material  相変化物質を用いた不揮発性再構成型デバイスMPLD-Eの開発とそれを用いたLSI設計環境の研究開発  2012-2013 
Research and development of non-volatile reconfigurable device MPLD-E using a phase change material and its design environment  相変化物質を用いた不揮発性再構成型デバイスの設計開発,および,基本デバイスアーキテクチャの開発,および,アプリケーション設計用CADの開発.  2013-2014 
High performance computing of CAE models, and development of sophisticated control device, by FPGA and etc.  Development of automobiles and aircraft with CAE model has become important. However, the development using a detailed CAE model takes a long time to retrieve results, which has become a major problem today. In this research, we research for methods to compute CAE models in a short period using FPGA and etc. And for advanced control needed in new systems, we develop a new sophisticated control device, by using FPGAs.  2013-2017 
Research of security techniques for cancer sensor chip  Cancer diagnosis using the cancer sensor chip is a simple, and anyone can diagnosis it anywhere. However, results of cancer diagnosis are a highly personal information that should only be accessible to a limited person. In this research, we develop a system that can balance the ease of cancer diagnosis with data security.  2015-2016 
Research on place and route method for reconfigurable devices using machine learning  In the reconfigurable devices, the performance that can be obtained varies greatly by how the application circuit are placed and routed. In this research, we apply machine learning to place and route to obtain more optimized placement and routing.  2016-Present 
Real-time electronic circuit simulation using reconfigurable devices  In this research, we attempt to reproduce the behavior of analog circuit by digital circuit realized on the reconfigurable device. By reproducing the behavior of the analog circuit, we aim to realize an easily rewritable analog circuit emulator.  2017/04/01-Present 

Proposed theme of joint or funded research
Processor and compiler for Reconfigurable Computers  Wish to undertake joint research with industry and other organizations including private sector.  Technical consultation,Commisioned research,Joint research  積極的にアプリケーションへの応用を実施したいと考えています. 
Research and development of accelerators using reconfigurable devices  Wish to undertake joint research with industry and other organizations including private sector.  Technical consultation,Commisioned research,Joint research  さまざな応用に展開できるような共同研究を特に希望します. 
View details...

Bibliography
情報科学部学生のためのコンピュータリテラシー  小畑博靖,市原英行,井上博之,岩根典之,岡本勝,島和之,谷川一哉,弘中哲夫,三村和史,吉川祐樹(小畑博靖編者)  1-22, 52-64  大学教育出版  2008/04/17  Linux の基本的な操作方法から,テキストエディタの利用方法,電子メール,Web ページの作成,文章作成方法(Latex)等を解説する。インターネットを利用する際に必要な,ネットワークコマンドの使い方,セキュリティ,情報検索,情報倫理についても述べる。情報科学部学生のためのコンピュータリテラシー教育のための書である. 
Reconfigurable Systems  Hideharu Amano, Ryo Awashima, Masahiro IIda, Kiyoshi Oguri, Morihiro Kuga, Tomoyoshi Sato, Yasusuke Zappa, Yuichiro Shibata, Toshinori Sueyoshi, Nozomi Togawa, Akira Nagoya, Tetsuo Hironaka, Masao Yanazawa  235-251  Ohmsha  2005/08 
情報工学基礎実験  監修者:寺内衛,弘中哲夫 著者:川端英之  大学教育出版  2005/04/10  978-4887306219  大学等で情報工学・コンピュータ工学を専攻する学生諸君がディジタル回路設計技法を修得するための入門演習テキスト. 本書は以下の内容を含む. 第I部 論理回路設計演習 電子回路の構成要素/ディジタル回路の基礎/組合せ回路の設計/順序回路の構成要素-フリップフロップ/順序回路の設計/順序回路の設計(その2)/ディジタル回路作成演習/論理回路設計演習: 演習課題 第II部 アセンブリプログラミング演習 CPUの動作理解KUE-CHIP2を例に/KUE-CHIP2 アセンブリプログラミング/KUE-CHIP2 ボードと外部回路の接続/CPUの動作の理解(2) -KUE-CHIP2の実行フェーズ 
View details...

Papers
(MISC) Summary of the papers read (national conference and other science council)  Joint  区間演算ライブラリMPFIを用いた実数計算ライブラリIFN-Hの記憶領域管理をHaskellのみで記述した設計と実装  余頃花純, 川端英之, 弘中哲夫  情報処理学会第80回全国大会論文集 第1分冊  情報処理学会  1-249-1-250  2018/03/15  正確な計算を実現するHaskellライブラリとして、我々はIFN-H (Improving Floating-Point Numbers Library for Haskell) を開発している。IFN-Hは、区間演算を応用することにより、ユーザに精度保証制御の詳細を意識させることなく、任意の式に対して必要な精度での計算を行うことを可能にしている。IFN-Hの実装では、区間演算ライブラリMPFIを用いるにあたり、記憶領域の動的な確保のためにメモリ管理の一部をC言語で記述している。そのため、Haskellのメモリ管理機構との連携の取り方に非効率な点があることが懸念されている。これに対し本研究では、MPFIのHaskellバインディングhmpfiを用いて、記憶領域管理をHaskellでのみ記述する方式でのIFN-Hライブラリの設計と実装を行なった。本発表では、その結果について報告する。 
(MISC) Summary of the papers read (national conference and other science council)  Joint  定理証明支援系Coqと連携した証明木表示機能の設計と実装  木村麻衣, 田中雄太, 川端英之, 弘中哲夫  情報処理学会第80回全国大会論文集 第1分冊  情報処理学会  1-251-1-252  2018/03/15  定理証明支援系Coqを用いた証明スクリプトは手続き的な記述であるため,可読性が高いとは言い難い.対話的な証明手続きの各時点での状況把握や完了した証明の俯瞰の補助には,証明の流れをグラフィカルに表示する機能が有用だと考えられる.Coqは対話的な証明の過程をグラフ構造で描画するツールProoftreeと連携できるが,適用した推論規則の流れのみを簡易的なグラフ構造で描画するため,証明の詳細な把握には向いていない. 本研究では,描画する情報量を適切に抑え,自然演繹で用いられる読みやすいスタイルで証明を提示できる機能を設計した.本発表では,Prooftreeの改造による本機能の設計と実装について報告する. 
Research paper (research society, symposium materials, etc.)  Joint  マルチポート・マルチバンクメモリを用いた大規模グラフ解析のメモリアクセスの最適化  寺本圭吾,窪田昌史,弘中哲夫  信学技報CPSY2017-136  電子情報通信学会  117/ 479, 101-106  2018/03/07  Recently, large scale graph analysis is getting important in the development of the Web and social networks. And in the benchmark tests such as the graph500 which evaluates the performance of large scale graph analysis, higher memory access bandwidth is required to achieve high performance. In response to such requirement, HMC (Hybrid Memory Cube) which is a three-dimensional memory provides high memory bandwidth with multiport and multibank access. In this paper, we designed a breadth-first search hardware that optimized memory access for the HMC-FPGA system. This implementation on FPGA achieved 21.9 MTEPS in performance. 
Research paper (research society, symposium materials, etc.)  Joint  FPGAを対象としたC-to-OpenCLトランスレータの自動最適化機能の検討  石崎大智,胡濱良樹,窪田昌史,谷川一哉,弘中哲夫  信学技報CPSY2017-134  電子情報通信学会  117/ 479, 83-88  2018/03/07  我々は「FPGA-CPU ハイブリッド実行の実装容易化」と「負荷分散比チューニング時間の短縮」を目的とした設計支援ツール C-to-OpenCL トランスレータを開発している.本研究では,C-to-OpenCLトランスレータに自動最適化機能の実装を検討した結果を示す.データ転送の自動最適化の検討として,構造体化とベクトル化の 2 つデータ転送手法を比較した.また,演算処理の自動最適化の検討として,アンローリングとベクトル演算,カーネル複製 (Kernel Replication) の 3 つの並列化方法を比較した.これらの最適化を適用したプログラムの評価結果から,データ転送では構造体化,演算処理ではアンローリングを自動化する最適化に決定した. キーワード FPGA,OpenCL,C-to-OpenCL トランスレータ,自動最適化 
Research paper (research society, symposium materials, etc.)  Joint  Supporting Program Understanding by Itemizing Summaries of Functionalities Extracted from Source Code  Keiji Nishiyama , Masashi Nishimoto , Hideyuki Kawabata , Tetsuo Hironaka  研究報告ソフトウェア工学(SE)  情報処理学会  2018-SE-198/ 17, 1-8  2018/03/02  2188-8825  A program, in general, comprises of many functionalities. In order to maintain and / or extend a program, a programmer is required to grasp how each functionality is implemented. Generally speaking, detailed analyses of a lengthy program for understanding which part of one functionality is described where, how multiple functionalities are merged, and what kinds of APIs are used, are burden on programmers. In order to alleviate the situation, we propose a method of classifying sentences of which a program consists, and a way to show the information in a comprehensive manner. We designed and developed a prototype tool that itemizes summaries of functionalities extracted from source code. Our tool accepts programs consisting of functionalities that are composed by using library APIs. The tool utilizes a graph representation of program structure dealing with unordered set of sentences to analyze source code to extract functionalities described by sentences scattered over multiple methods. The results of preliminary experiments confirm that the tool is effective for finding out important sentences for maintenance purpose from application programs. 
View details...

Research presentations
Poster presentation  気楽なアプリケーション開発を可能にするSearch-Select-Superpose Loopの反復支援ツール  第20回プログラミングおよびプログラミング言語ワークショップ(PPL 2018)  2018/03/05  気楽なアプリケーション開発を可能にするSearch-Select-Superpose Loopの反復支援ツールの紹介とデモ 
Poster presentation  Traf: Coqでの対話的証明と連動した証明木描画ツール  第20回プログラミングおよびプログラミング言語ワークショップ(PPL 2018)  2018/03/05  Coqでの対話的証明と連動した証明木描画ツールであるTrafの紹介とデモ 
Poster presentation  Reconfigurable Device MPLD and The CAD tool  The International Conference for High Performance Computing, Networking, Storage and Analysis  2017/11/13  URL  We presented our Reconfigurable Device MPLD and its CAD tools. 
Poster presentation  Prototyping a C-to-OpenCL Translator that Generates FPGA-CPU Hybrid Execution Code  The International Conference for High Performance Computing, Networking, Storage and Analysis  2017/11/13  URL  We presented C-to-OpenCL Translator that generates FPGA-CPU Hybrid Execution code, and some results of evaluation of the translator by using MacCormack scheme. 
Poster presentation  定理証明支援系を証明木ベースで利用するためのProof Generalの外部ツールの開発  日本ソフトウェア科学会第33回大会  2016/09/08  定理証明支援系には,証明をサポートする関連ツールがあるが,十分に使いやすいとは言えない.そこで,定理証明支援系ProofGeneral用の用の外部ツール開発についてポスター発表した. 
View details...

Intellectual property rights
Patent  半導体装置  2011-208267  2011/09/23  2013-069382  2013/04/18 
Patent  Semiconductor memory device  2006-029910  2006/02/07  2007-213641  2007/08/23 
Patent  結合網およびそれを用いたマルチポートメモリ  2005-76253  2005/03/17  2006-260127  2006/09/28 
Patent  Semiconductor device  2012-189334  2012/08/30  2013-110730  2013/06/06  5432344  2013/12/13 
Patent  プログラマブル論理デバイスおよびその構築方法およびその使用方法  2008-34040  2008/02/15  2009-194676  2009/08/27  5260077  2013/05/02 
View details...

Prizes
第一回電子デバイス・回路・照明・システム関連教育・研究ワークショップ 最優秀賞  小規模LSI向けプロセッサPilafの検討  2015/05/23  第一回電子デバイス・回路・照明・システム関連教育・研究ワークショップにおいて、安価な小規模デバイスなSoCを構成を実現するのに向くプロセッサアーキテクチャPilafの提案を行った. Pilafは高度なプログラミングにおいて重要な間接アドレッシング やサブルーチンコールが使用でき ,かつ,小面積で実現きるプロセッサである.さらに,Pilafではプロセッサ内部のレジスタ数を最小限に抑えつつも,多様な状況に対応できるようデータメモリ内に擬似的に32本のレジスタ備える. 
The 10nd LSI IP Design Award MeP Encouragement Prize  2008/04/24 
The 9th LSI IP Design Award Development Research Aid Prize  2007/04/26 
The 8nd LSI IP Design Award Development Encouragement Prize  2006/05/18 
Information and System Society Activity Service Prize (IEICE)  2005/09/09 
View details...

Allotted class
基礎演習 
電気回路 
コンピュータアーキテクチャⅠ 
コンピュータシステム論 
コンピュータアーキテクチャ特論 
View details...

Memberships of academic societies
The Institue of Electronics, Information and Communication Engineers  1999/04-Present 
IEEE  1994-Present 
ACM  1993-Present 
Information Processing Society of Japan  1990/04-Present 
View details...

Open lecture
オープンキャンパス研究室紹介  Others  2017/08-2017/08  化けるコンピュータ〜~FPGAの紹介〜~ 
オープンキャンパス研究室紹介  Others  2016/08-2016/08  変幻自在!!FPGAはすごいやつ!! 
オープンキャンパス研究室紹介  Others  2015/08-2015/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  Others  2014/08-2014/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  Others  2013/08-2013/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  Others  2012/08-2012/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  Others  2011/08-2011/08  新しいコンピュータの計算方法の研究 
企画展 「コンピュータの歴史展」 - 手回し計算機からパソコン、そしてスーパーコンピュータ -  Public lecture  2011/04-2011/04  コンピュータのしくみ-コンピュータはどうやって動くのか- 
オープンキャンパス研究室紹介  Others  2010/08-2010/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  Others  2009/08-2009/08  新しいコンピュータの計算方法の研究 
EDSFair2009:Electornic Design and Solution Fair 2009  Others  2009/01-2009/01  次世代コンピュータシステムの研究開発 
オープンキャンパス研究室紹介  Others  2008/08-2008/08  新しいコンピュータの計算方法の研究 
EDSFair2008:Electornic Design and Solution Fair 2008  Others  2008/01-2008/01  リコンフィギャラブルアーキテクチャとそのソフトウェア開発環境 
平成19年度広島市立大学情報科学部公開講座  Open lecture  2007/11-2007/11  講義題目:コンピュータの進化の歴史と未来の姿 講演の内容 –コンピュータ・アーキテクチャとは何か –コンピュータの進化の歴史 –現在の計算機の位置づけ –未来のコンピュータの姿 
CEATEC2007  Others  2007/10-2007/10  展示タイトル:数千個の演算ユニットを搭載した超並列コンピュータの研究開発 以下,展示詳細 ・リコンフィギャラブル・マルチプロセッサ ・ディジットシリアル演算方式を適用したリコンフィギャラブルシステム ・メモリベース論理回路(MPLD)の研究開発 
オープンキャンパス研究室紹介  Others  2007/08-2007/08  コンピュータアーキテクチャ研究室の研究紹介 
EDSFair2007:Electornic Design and Solution Fair 2007  Others  2007/01-2007/01  リコンフィギャラブルアーキテクチャとそのソフトウェア開発環境 
広島市立大学リエゾンフェスタ  Others  2006/11-2006/11  ■広島市立大学研究シーズコーナー 粗粒度型リコンフィギャラブルコンピュータのハードウェアとそのコンパイラの研究開発 情報科学部情報工学科 コンピュータシステム講座 教授 弘中哲夫 助 手 児島 彰 助 手 谷川一哉 安価に高性能,省電力を実現するリコンフィギャラブルコンピュータのためのコンパイラ、および、応用分野をさらに広げるべく新規開発しているリコンフィギャラブルコンピュータを紹介します。 ■広島TLOコーナー 「結合網およびそれを用いたマルチポートメモリ」 オンチップシステムに搭載されるメモリには、ランダムアクセスバンド幅が要求され、この向上策となるメモリのポート数を増加させる方法として、多対多の割り当て機能を高速且つコンパクトに実現する結合網およびそれを有するマルチポートメモリを提供する。 情報科学部情報工学科 コンピュータシステム講座 教 授 弘中 哲夫     井上 智宏(卒業生) 広島大学 ナノデバイスシステム研究センター  教 授 Mattausch Hans Jurgen  助教授 小出 哲士 
CEATEC JAPAN 2006  Others  2006/10-2006/10  数値計算向け高演算精度ディジットシリアル・リコンフィギャラブルアーキテクチャ 
EDSFair2006:Electornic Design and Solution Fair 2006  Others  2006/01-2006/01  リコンフィギャラブルアーキテクチャとそのソフトウェア開発環境 
広島市立大学リエゾンフェスタ  Others  2005/11-2005/11  粗粒度型リコンフィギャラブルコンピュータのハードウェアとそのコンパイラの研究開発 情報科学部情報工学科 コンピュータシステム講座 助教授 弘中哲夫 助 手 児島 彰 助 手 谷川一哉 
CEATEC JAPAN 2005  Others  2005/10-2005/10  展示タイトル【次世代コンピュータの研究開発】 〇形を変えて動くコンピュータシステムの研究紹介 〇「体育館サイズのコンピュータを冷蔵庫サイズに」の実現を目指した研究紹介 
EDSFair2005:Electornic Design and Solution Fair 2005  Others  2005/01-2005/01  小面積マルチポートメモリとそれを用いた高性能アーキテクチャの実現 
広島市立大学リエゾンフェスタ  Others  2004/11-2004/11  高効率演算技術 
CEATEC JAPAN 2004  Others  2004/10-2004/10  再構成型コンピュータ バンク型マルチポートメモリ 低消費エネルギープロセッサ 
第7回 組込みシステム開発技術展  Open lecture  2004/07-2004/07  汎用組み込みプロセッサを目指すリコンフィギャラブルプロセッサ (弘中の都合により直前に谷川助手に代理講演を依頼) 
EDSFair2004:Electornic Design and Solution Fair 2004  Others  2004/01-2004/01  再構成型アーキテクチャを使用した汎用コンピューティング環境 
広島市立大学リエゾンフェスタ  Others  2003/11-2003/11  「汎用を目的とする再構成型コンピューティング環境の構築」 「高いバンド幅を持つ小面積なシステムLSI向けオンチップメモリアーキテクチャ」 情報科学部情報工学科(コンピュータシステム講座) 助教授 弘中哲夫 谷川一哉、井上智宏 
EDSFair2003:Electornic Design and Solution Fair 2003  Others  2003/01-2003/01  次世代コンピューティングアーキテクチャ 
ライントレーサロボットの制作実験  Open lecture  2000-2001  ライントレーサロボットの制作実験 
View details...