English
広島市立大学 
情報科学研究科 
情報工学専攻 

教授 
弘中 哲夫 
ヒロナカ テツオ 
Hironaka, Tetsuo 

Fax.082-830-1792  
個人ウェブサイトはこちら  

プロフィール
弘中哲夫,昭和63年に山口大学工学部電気工学科卒業。平成2年に九州大学大学院総合理工学研究科博士前期課程修了.平成5年同大学院博士後期課程修了.同年,九州大学工学部情報工学科助手.平成6年に広島市立大学情報科学部情報工学科助教授.平成18年に同教授.平成19年に同大大学院情報科学研究科情報工学専攻教授.博士(工学).リコンフィギャラブルアーキテクチャ,並列処理アーキテクチャ,システムソフトウェアに関する研究に従事. 

経歴
広島市立大学大学院 情報科学研究科 情報工学専攻 教授  2007/04/01-現在 
広島市立大学 情報科学部 情報工学科 教授  2006/10/01-2007/03/31 
広島市立大学 情報科学部 情報工学科 助教授  1994/04/01-2006/09/30 
九州大学 工学部 情報工学科 助手  1993/04/01-1994/03/31 

学歴
山口大学  工学部  電気工学科  1988/03  卒業 
九州大学  大学院 総合理工学研究科  情報システム学  博士  1990/03  修了 
九州大学  大学院 総合理工学研究科  情報システム学  博士  1993/03  単位取得満期退学 

学位
工学学士  山口大学  1988/03 
工学修士  九州大学  1990/03 
博士(工学)  九州大学  1993/07 

教育・研究活動状況
計算機の持つ性能を上げ、使いやすく信頼できるコンピュータシステムを実現するには どのようにシステム設計をすればよいかを研究しています。このテーマに対し、 ハードとソフトの両面から多角的に取り組んでいます。 
開発したリコンフィグデバイスの評価 開発したリコンフィギャラブルデバイスSePLD
開発したリコンフィグデバイスの評価 開発したリコンフィギャラブルデバイスSePLD
開発ハード・ソフトを用いたデモ 大学校章入りLSI
開発ハード・ソフトを用いたデモ 大学校章入りLSI

研究分野
コンピュ-タ・ア-キテクチャ 
リコンフィギャラブルシステムズ 
計算機システム 
ソフトウェア 

研究キーワード
コンピュ-タ・ア-キテクチャ 
リコンフィギャラブル コンピューティング 
再構成可能コンピュータ 
マルチプロセッサ 
並列処理 
VLSIアーキテクチャ 

研究テーマ
再構成デバイスとしても動作するメモリLSIの研究開発  近年リコンフィギャラブルデバイスとしてFPGAが広く使用されている。FPGAはLUTで構成され、様々な演算回路を構成することが可能である。ここでLUTはSRAMで構成されているが、それぞれのSRAMをメモリとして使用することはできない。そこで本研究では、LUTを用いて論理回路を構成するFPGAとして使用できるだけでなく、LUT内部のS RAMを全てメモリとして使用できるメモリLSIの実現方法を研究開発する。  2005-2014 
単位面積足りの演算性能を重視した演算器アーキテクチャの研究  現在の汎用CPUやDSPを用いた計算システムではチップ面積あたりの演算性能が低く,よりコンパクトなLSIで高い演算性能を実現する用途には向かない.そこで,従来と異なり方式を用いることでチップ面積あたりの演算性能が高い大規模数値計算向きのLSIアーキテクチャ用計算方式を研究開発する.  2006-2012 
計測制御ボード向け信号処理方式の研究  計測制御ボードに搭載することを目指したコンパクトな信号処理方式の研究  2007-2008 
リコンフィギャラブル・コンピューティングに関する研究  計算を行いたいアプリケーションが要求する演算器ネットワークをリアルタイムに動的に実現することで,省電力かつ高性能なアプリケーション実行が可能になる.本研究ではこれを実現するリコンフィグプロセッサアーキテクチャの研究を行う.  2007-2010 
再構成型プロセッサシステム用OSの研究開発  FPGA など再構成可能なデバイスを,プログラマブルな資源としてコンピュータシステムに組み込んで利用する研究開発が行われるようになってきている.そのようなリコンフィギャラブルシステム(RC システム) は,HW/SW 協調設計型のプログラムの実行を可能としている.我々は,ユーザに提供する利用環境を整備し,RC システム全体の利用効率向上を目指して,RC システム上に搭載するOS の研究を行っている.  2007-2012 
MPLDを活用したデスクトップASICプロダクション環境の開発  特定目的の処理機能を持つASICを簡易に中量生産を実現する手法の研究開発を行う。研究プロジェクトは2つの要素から構成されており,一つはMPLDの設計環境でハードウェア記述言語(HDL)からMPLDの構成情報を生成するシステムの研究開発,もう一つが相変化メモリ技術を用いて構成情報を不揮発化MPLDの研究開発である.二つの研究を進めることにより,回路設計エンジニアがデスクトップでASICのように使用できる不揮発性MPLDを設計製作できる環境を構築する.  2011-2012 
相変化物質を用いた不揮発性再構成型デバイスMPLD-EとデスクトップASICプロダクションシステムの研究開発  相変化物質を用いた不揮発性再構成型デバイスMPLD-Eの開発とそれを用いたLSI設計環境の研究開発  2012-2013 
相変化物質を用いた不揮発性再構成型デバイスMPLD-Eとその設計開発環境の研究開発  相変化物質を用いた不揮発性再構成型デバイスの設計開発,および,基本デバイスアーキテクチャの開発,および,アプリケーション設計用CADの開発.  2013-2014 
FPGA等を用いたCAEモデル高速化及び制御高度化  CAEモデルを用いた自動車や航空機の開発が重要になっている。しかし、詳細なCAEモデルを用いた開発は計算に多大な時間を要し、大きな問題となっている。本研究では、CAEモデル計算の高速化、および、高度な機器制御方式の高速化をFPGA等の技術を用いて支援する方法を研究する。  2013-2017 
がんセンサチップ向けのセキュリティ対策手法の研究  がんセンサチップを用いたがん診断は簡易であり、どこでもだれでも診断可能である。しかし、同時に診断結果は安易に多くの人に見られたら困る高度な個人情報である。本研究は、これらの高度な個人情報の保護と測定の簡便性を両立させるシステムの研究を行う。  2015-2016 
機械学習を活用したリコンフィギャラブルデバイス向け配置配線手法の研究  リコンフィギャラブルデバイスにおいて,アプリケーション回路をどのように配置配線するかで得られる性能が大きく変化する.本研究では機械学習を配置配線に適用することでより最適な配置配線結果を得る方法を研究する.  2016-現在 
再構成可能デバイスを用いたリアルタイム電子回路シミュレーション  電子回路の挙動を再構成可能デバイス上に実現したデジタル回路により,アナログ回路の挙動を再現を試みる.アナログ回路の挙動を再現する事により,簡便に書き換え可能なアナログ回路エミュレータ実現を目指す.  2017/04/01-現在 

共同・受託研究希望テーマ
再構成可能デバイスを用いた演算アクセラレータの研究開発  産学連携等、民間を含む他機関等との共同研究を希望  技術相談,受託研究,共同研究  さまざな応用に展開できるような共同研究を特に希望します. 
詳細表示...

著書
情報科学部学生のためのコンピュータリテラシー  小畑博靖,市原英行,井上博之,岩根典之,岡本勝,島和之,谷川一哉,弘中哲夫,三村和史,吉川祐樹(小畑博靖編者)  1-22, 52-64  大学教育出版  2008/04/17  Linux の基本的な操作方法から,テキストエディタの利用方法,電子メール,Web ページの作成,文章作成方法(Latex)等を解説する。インターネットを利用する際に必要な,ネットワークコマンドの使い方,セキュリティ,情報検索,情報倫理についても述べる。情報科学部学生のためのコンピュータリテラシー教育のための書である. 
リコンフィギャラブルシステム  天野英晴,粟島 亨,飯田全広,小栗 清,久我守弘,佐藤友美,斯波康祐,柴田裕一郎,末吉敏則,戸川 望,名古屋 彰,弘中哲夫,柳澤政生  235-251  オーム社  2005/08 
情報工学基礎実験  監修者:寺内衛,弘中哲夫 著者:川端英之  大学教育出版  2005/04/10  978-4887306219  大学等で情報工学・コンピュータ工学を専攻する学生諸君がディジタル回路設計技法を修得するための入門演習テキスト. 本書は以下の内容を含む. 第I部 論理回路設計演習 電子回路の構成要素/ディジタル回路の基礎/組合せ回路の設計/順序回路の構成要素-フリップフロップ/順序回路の設計/順序回路の設計(その2)/ディジタル回路作成演習/論理回路設計演習: 演習課題 第II部 アセンブリプログラミング演習 CPUの動作理解KUE-CHIP2を例に/KUE-CHIP2 アセンブリプログラミング/KUE-CHIP2 ボードと外部回路の接続/CPUの動作の理解(2) -KUE-CHIP2の実行フェーズ 
詳細表示...

論文
研究論文(国際会議プロシーディングス)  共著  Traf: a Graphical Proof Tree Viewer Cooperating with Coq through Proof General  Hideyuki Kawabata, Yuta Tanaka, Mai Kimura, Tetsuo Hironaka  Proc. of 16th Asian Symposium on Programming Languages and Systems (APLAS 2018)  LNCS 11275, 157-165  2018/12/02  10.1007/978-3-030-02768-1_9  Traf is a graphical proof tree viewer that cooperates with the Coq proof assistant and is controlled through Proof General. Among other proof tree viewers and tools for browsing proof scripts, Traf is well suited for daily proving of Coq problems as it is easy to use, non-disturbing, and helpful. Proof trees dynamically updated by Traf during interactive sessions with Proof General are informative and as readable as Gentzen-style natural deduction proofs. Traf facilitates browsing and investigating tactic-based proof scripts, which are often burdensome to read. Traf can also be used for typesetting proof trees with Open image in new window. The current version of Traf was developed as an extension to the Prooftree proof tree viewer and makes use of many of its facilities. Traf provides functionalities that are useful to both novice Coq users and experienced Proof General users. 
研究論文(研究会,シンポジウム資料等)  共著  細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定  藤石 秀仁,鎌田 時生,弘中 哲夫,谷川 一哉,窪田 昌史  信学技報VLD2018-48  電子情報通信学会  118/ 334, 71-76  2018/11/28  細粒度再構成可能デバイスMPLD のCAD では,論理素子の配置手法としてSA 法が使われている.しかし,MPLD の配線構造は複雑であるため,簡易な数式モデルではSA 法で用いるコスト関数を実現するのは困難である.そこで,SA 法のコスト関数をニューラルネットワークで実現することを検討している. 本稿では配置の配線しやすさを予測するニューラルネットワークが実現可能かを確かめるために,従来のMPLD のコスト関数の値を疑似学習データとしてニューラルネットワークを訓練し,正答率を評価した結果を示す. 
研究論文(研究会,シンポジウム資料等)  共著  割り込み処理機構付き小規模プロセッサTempleの設計  藤石 秀仁, 宮内 亮太,寺本 圭吾, 山下 裕司, 弘中 哲夫  第20回IEEE広島支部学生シンポジウム(HISS)  93-97  2018/11/17  URL  我々はプロセッサPilafの少ない命令数からなる命令セット,レジスタを外部メモリにマッピングするという小規模化実現の基本コンセプトを踏襲しつつ,複数の定数レジスタを CPU内に持ち,割り込み処理能力を持つプロセッサTempleの開発を行った.本論文 ではTempleの設計を行った結果とPilafとTempleの回路規模の比較結果について報告する. 
研究論文(研究会,シンポジウム資料等)  共著  マルチポート・マルチバンクメモリを用いた単一始点最短経路問題のFPGAによる試作  寺本 圭吾, 窪田 昌史, 弘中 哲夫  第20回IEEE広島支部学生シンポジウム(HISS)  261-264  2018/11/17  URL  本研究ではHMCとFPGAが接続されたHMC-FPGAシステムを用いて最短経路問題のハードウェア実装を行った.既存研究で幅優先探索のHMC-FPGAシステムの実装と評価を行っており,最短経路問題のハードウェア実装の参考とした.また,本研究の最短経路問題では単一始点最短経路問題を扱う. 
研究論文(研究会,シンポジウム資料等)  共著  MPLDアーキテクチャにおける論理構成能力の違いによるトランジスタ数の評価  山下 裕司,窪田 昌史,谷川 一哉,弘中 哲夫  第20回IEEE広島支部学生シンポジウム(HISS)  98-101  2018/11/17  URL  再構成可能デバイスの一種としてMPLDが存在する. MPLDは論理の構成とルーティングを1つのブロックで行い,それらのブロックをAD対により相互接続することで構成される. MPLDのブロック内で論理を構成する部分は,k入力m出力LUTが使用されている. 入力数kや出力数mに依存して,配置配線できる最小のアレイサイズや配線資源が変化するため,配置配線される回路面積に大きな影響を及ぼす. よって適切なk,mの選択がMPLDの開発において重要になる. そこで本研究では,k,mの変化に伴うアレイサイズの変化,配線資源数の変化に注目しトランジスタ数による面積評価を行った. その結果,k=5,m=1が最もトランジスタ数が少なくなる構成であるとわかった. 
詳細表示...

研究発表
ポスター発表  Trial Implementation of Single-Source Shortest Path Problem using FPGA with Multiport and Multibank Memory  The International Conference for High Performance Computing, Networking, Storage and Analysis  2018/11/12  URL  Presentation of the Trial Implementation of Single-Source Shortest Path Problem using FPGA with Multiport and Multibank Memory. 
口頭発表(一般)  今そこにあるルービックキューブを解くツール  夏のプログラミングシンポジウム2018  2018/08/28  我々は,人聞がルービックキューブの色を揃えることを支援するツール「キューブ・ナビ」を開発している.キューブ・ナビはカメラ付きのコンビュータで動作するソフトウェアである.キューブ・ナビは,ユーザがキューブを操作する様子をカメラで監視し,キューブの状態を自動認識し,各時点からゴールに至るまでの操作手順をユーザに提示する.指示に従わないキューブ操作がなされても,あたかもカーナビのように,提示する指示内容を更新してゴールまでユーザを導き続ける.カメラ以外のセンサデバイスを用いないため,使用するキューブには特殊な仕様を要求しない.本稿ではキューブ・ナビのスマホアプリ版の実装を紹介する. 
口頭発表(一般)  Haskellにおける型クラス制約を満足する型変数割当ての唯一性検査に基づく型の曖昧性解決  第119回プログラミング研究発表会  2018/06/08 
ポスター発表  気楽なアプリケーション開発を可能にするSearch-Select-Superpose Loopの反復支援ツール  第20回プログラミングおよびプログラミング言語ワークショップ(PPL 2018)  2018/03/05  気楽なアプリケーション開発を可能にするSearch-Select-Superpose Loopの反復支援ツールの紹介とデモ 
ポスター発表  Traf: Coqでの対話的証明と連動した証明木描画ツール  第20回プログラミングおよびプログラミング言語ワークショップ(PPL 2018)  2018/03/05  Coqでの対話的証明と連動した証明木描画ツールであるTrafの紹介とデモ 
詳細表示...

知的財産権
特許  半導体装置  2011-208267  2011/09/23  2013-069382  2013/04/18 
特許  半導体記憶装置  2006-029910  2006/02/07  2007-213641  2007/08/23 
特許  結合網およびそれを用いたマルチポートメモリ  2005-76253  2005/03/17  2006-260127  2006/09/28 
特許  半導体装置  2012-189334  2012/08/30  2013-110730  2013/06/06  5432344  2013/12/13 
特許  プログラマブル論理デバイスおよびその構築方法およびその使用方法  2008-34040  2008/02/15  2009-194676  2009/08/27  5260077  2013/05/02 
詳細表示...

受賞
ITC-CSCC2017 Best Paper Award  A prototype design of reconfigurable device SePLD in 0.6um CMOS process  2018/07/06  2017年7月2日〜5日に韓国(Haeundae Grand Hotel)で開催された国際会議 「The 32nd International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC2017)」において、下記講演論文が「Best Paper Award」を受賞した。 (表彰式は2018年6月、ITC-CSCC2018において行われた。) 受賞講演:A prototype design of reconfigurable device SePLD in 0.6um CMOS process 講演者:Yuji Yamashita (発表論文著者: Yuji Yamashita, Kazuya Tanigawa, Tetsuo Hironaka, and Takashi Ishiguro) 
第一回電子デバイス・回路・照明・システム関連教育・研究ワークショップ 最優秀賞  小規模LSI向けプロセッサPilafの検討  2015/05/23  第一回電子デバイス・回路・照明・システム関連教育・研究ワークショップにおいて、安価な小規模デバイスなSoCを構成を実現するのに向くプロセッサアーキテクチャPilafの提案を行った. Pilafは高度なプログラミングにおいて重要な間接アドレッシング やサブルーチンコールが使用でき ,かつ,小面積で実現きるプロセッサである.さらに,Pilafではプロセッサ内部のレジスタ数を最小限に抑えつつも,多様な状況に対応できるようデータメモリ内に擬似的に32本のレジスタ備える. 
第10回LSI IPデザイン・アワード MeP奨励賞  2008/04/24 
第9回LSI IPデサイン・アワード研究助成賞  2007/04/26 
第8回LSI IPデサイン・アワード開発奨励賞  2006/05/18 
詳細表示...

担当授業科目
3学合同基礎演習 
電気回路 
コンピュータアーキテクチャⅠ 
コンピュータアーキテクチャ特論 
詳細表示...

所属学協会
電子通信学会  1999/04-現在 
IEEE  1994-現在 
ACM  1993-現在 
情報処理学会  1990/04-現在 
詳細表示...

公開講座
オープンキャンパス研究室紹介  その他  2017/08-2017/08  化けるコンピュータ〜~FPGAの紹介〜~ 
オープンキャンパス研究室紹介  その他  2016/08-2016/08  変幻自在!!FPGAはすごいやつ!! 
オープンキャンパス研究室紹介  その他  2015/08-2015/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  その他  2014/08-2014/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  その他  2013/08-2013/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  その他  2012/08-2012/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  その他  2011/08-2011/08  新しいコンピュータの計算方法の研究 
企画展 「コンピュータの歴史展」 - 手回し計算機からパソコン、そしてスーパーコンピュータ -  市民講座  2011/04-2011/04  コンピュータのしくみ-コンピュータはどうやって動くのか- 
オープンキャンパス研究室紹介  その他  2010/08-2010/08  新しいコンピュータの計算方法の研究 
オープンキャンパス研究室紹介  その他  2009/08-2009/08  新しいコンピュータの計算方法の研究 
EDSFair2009:Electornic Design and Solution Fair 2009  その他  2009/01-2009/01  次世代コンピュータシステムの研究開発 
オープンキャンパス研究室紹介  その他  2008/08-2008/08  新しいコンピュータの計算方法の研究 
EDSFair2008:Electornic Design and Solution Fair 2008  その他  2008/01-2008/01  リコンフィギャラブルアーキテクチャとそのソフトウェア開発環境 
平成19年度広島市立大学情報科学部公開講座  公開講座  2007/11-2007/11  講義題目:コンピュータの進化の歴史と未来の姿 講演の内容 –コンピュータ・アーキテクチャとは何か –コンピュータの進化の歴史 –現在の計算機の位置づけ –未来のコンピュータの姿 
CEATEC2007  その他  2007/10-2007/10  展示タイトル:数千個の演算ユニットを搭載した超並列コンピュータの研究開発 以下,展示詳細 ・リコンフィギャラブル・マルチプロセッサ ・ディジットシリアル演算方式を適用したリコンフィギャラブルシステム ・メモリベース論理回路(MPLD)の研究開発 
オープンキャンパス研究室紹介  その他  2007/08-2007/08  コンピュータアーキテクチャ研究室の研究紹介 
EDSFair2007:Electornic Design and Solution Fair 2007  その他  2007/01-2007/01  リコンフィギャラブルアーキテクチャとそのソフトウェア開発環境 
広島市立大学リエゾンフェスタ  その他  2006/11-2006/11  ■広島市立大学研究シーズコーナー 粗粒度型リコンフィギャラブルコンピュータのハードウェアとそのコンパイラの研究開発 情報科学部情報工学科 コンピュータシステム講座 教授 弘中哲夫 助 手 児島 彰 助 手 谷川一哉 安価に高性能,省電力を実現するリコンフィギャラブルコンピュータのためのコンパイラ、および、応用分野をさらに広げるべく新規開発しているリコンフィギャラブルコンピュータを紹介します。 ■広島TLOコーナー 「結合網およびそれを用いたマルチポートメモリ」 オンチップシステムに搭載されるメモリには、ランダムアクセスバンド幅が要求され、この向上策となるメモリのポート数を増加させる方法として、多対多の割り当て機能を高速且つコンパクトに実現する結合網およびそれを有するマルチポートメモリを提供する。 情報科学部情報工学科 コンピュータシステム講座 教 授 弘中 哲夫     井上 智宏(卒業生) 広島大学 ナノデバイスシステム研究センター  教 授 Mattausch Hans Jurgen  助教授 小出 哲士 
CEATEC JAPAN 2006  その他  2006/10-2006/10  数値計算向け高演算精度ディジットシリアル・リコンフィギャラブルアーキテクチャ 
EDSFair2006:Electornic Design and Solution Fair 2006  その他  2006/01-2006/01  リコンフィギャラブルアーキテクチャとそのソフトウェア開発環境 
広島市立大学リエゾンフェスタ  その他  2005/11-2005/11  粗粒度型リコンフィギャラブルコンピュータのハードウェアとそのコンパイラの研究開発 情報科学部情報工学科 コンピュータシステム講座 助教授 弘中哲夫 助 手 児島 彰 助 手 谷川一哉 
CEATEC JAPAN 2005  その他  2005/10-2005/10  展示タイトル【次世代コンピュータの研究開発】 〇形を変えて動くコンピュータシステムの研究紹介 〇「体育館サイズのコンピュータを冷蔵庫サイズに」の実現を目指した研究紹介 
EDSFair2005:Electornic Design and Solution Fair 2005  その他  2005/01-2005/01  小面積マルチポートメモリとそれを用いた高性能アーキテクチャの実現 
広島市立大学リエゾンフェスタ  その他  2004/11-2004/11  高効率演算技術 
CEATEC JAPAN 2004  その他  2004/10-2004/10  再構成型コンピュータ バンク型マルチポートメモリ 低消費エネルギープロセッサ 
第7回 組込みシステム開発技術展  公開講座  2004/07-2004/07  汎用組み込みプロセッサを目指すリコンフィギャラブルプロセッサ (弘中の都合により直前に谷川助手に代理講演を依頼) 
EDSFair2004:Electornic Design and Solution Fair 2004  その他  2004/01-2004/01  再構成型アーキテクチャを使用した汎用コンピューティング環境 
広島市立大学リエゾンフェスタ  その他  2003/11-2003/11  「汎用を目的とする再構成型コンピューティング環境の構築」 「高いバンド幅を持つ小面積なシステムLSI向けオンチップメモリアーキテクチャ」 情報科学部情報工学科(コンピュータシステム講座) 助教授 弘中哲夫 谷川一哉、井上智宏 
EDSFair2003:Electornic Design and Solution Fair 2003  その他  2003/01-2003/01  次世代コンピューティングアーキテクチャ 
ライントレーサロボットの制作実験  公開講座  2000-2001  ライントレーサロボットの制作実験 
詳細表示...